计数器是一个用以完成计数功用的时序部件，它不仅可用来计脉冲数，还常用作数字体系的守时、分频和履行数字运算以及其它特定的逻辑功用。

　　计数器种类许多。按构成计数器中的各触发器是否运用一个时钟脉冲源来分，有同步计数器和异步计数器。依据计数制的不同，分为二进制计数器，十进制计数器和恣意进制计数器。依据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功用计数器等等。现在，无论是TTL仍是CMOS集成电路，都有种类较完全的中规划集成计数器。运用者只需借助于器材手册供给的功用表和作业波形图以及引出端的摆放，就能正确地运用这些器材。

　　下图是用四只D触发器构成的四位二进制异步加法计数器，它的衔接特点是将每只D触发器接成T触发器，再由低位触发器的

　　若将上图稍加改动，行将低位触发器的Q端与高一位的CP端相衔接，即构成了一个4位二进制减法计数器。

　　CC40192或74LS192是同步十进制可逆计数器，具有双时钟输入，并具有铲除和置数等功用，其引脚摆放及逻辑符号如下图所示。

　　一个十进制计数器只能表明0～9十个数，为了扩展计数器规模，常用多个十进制计数器级联运用。

　　同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。

　　下图是由CC40192使用进位输出操控高一位的CPU端构成的加数级联图。用两个CC40192计数器能够构成100进制计数器。

　　假定已有N进制计数器，而需求得到一个M进制计数器时，只需M＜N，用复位法使计数器计数到M时置“0”，即取得M进制计数器。

　　外加的由与非门构成的锁存器能够战胜器材计数速度的离散性，确保在反应置“0”信号效果下计数器牢靠置“0”。

　　将图电路中的低位触发器的Q端与高一位的CP端相衔接，构成减法计数器，按试验内容2)、3)进行试验，调查并排表记载Q3～Q0的状况。（选做）